Hoe het oplossen van de kwestie van timing convergentie in P & R

[harryzhu]

Ik ben een CAD-ingenieur, maar ik heb niet meer ervaring inderdaad, ontmoette ik de kwestie van timing convergentie bij doen tijdstip gedreven P & R met SE, welke kant moet ik denken en hoe u dit resilve?Bedankt voor uw hulp!

Have a good day!

Met vriendelijke groet,

Harryzhu

 

[luancao]

Het algemeen op te lossen de timing probleem dat u kan:

- Voor HOLD tijd overtreding, kan je invoegen extra buffer in-tussen door "fix_hold ...";

- Voor SETUP tijd violaton, moet je samen met de ontwerper.Als je het zou kunnen oplossen door het veranderen van de positie van de cellen, dat is prima.Anders kan je exporteren inperken bestand voor re-synthese of vinden het pad handmatig en vraag de ontwerper om deze nogmaals door te synthetiseren met behulp van een meer strikte Contrain.Na diverse ondernemingen interation zal het aan de timing reqirements.

Het is gemakkelijk om te zeggen dan te doen.Meestal, als je weet dat het ontwerp beter op voorhand of de ontwerper verlof meer marge voor P & R, zult u het leven gemakkelijker.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />