Hoe het model op een uur met inbegrip van de parameter met behulp van verilog_A

S

stormeyes

Guest
Is ergens een standaard een of wie kan mij helpen?Ik kan alleen maar bouwen op een model met een winst parameter!
Thanks a lot!

 
wat bedoel je met "op"?Als je bedoelt Op-Amp, dan zou ik willen vragen, are u zeker dat u wilt model in Verilog niet Verilog-A?

Controleer en weer terug naar mij,
Groeten,
Ahmad

 
"op" betekent Op-Amp, en ik wil het model in Verilog-A.Misschien lettle "A" cann't display in de titel van uw post, omdat er te veel woorden.

Groeten

 

Welcome to EDABoard.com

Sponsor

Back
Top