hoe de werkelijke chip power meer dan simulatieresultaten.

[wangkes9]

De Vcc bron 5mA huidige toen ik simulatie doen. Maar als ik echte test met behulp van de chip, Vcc bron 18 mA stroom doen. Waarom, is er latch up effecten? Maar het analoge chip goed werk en ik het ontwerp volgens het ontwerp regel!

 

[electronrancher]

Enige manier om de aan / uit-functies om te weten de levering stroom van elk blok? het klinkt alsof er een lay-out vergissing ergens - als je gebruik maakt diffusie weerstanden zou ik uitkijken naar een onjuiste tub gelijkspel. Is de huidige altijd 18mA, of is het afhankelijk van de VDD? Heeft de IDD beginnen te lineair stijgen, of heeft het scherp wanneer je voorbij 3v, 4v springen? Al deze aanwijzingen zal u helpen bepalen waar de fout is.

 

[JoannesPaulus]

electronrancher heeft een zeer goede ponts, zou ik aan toevoegen dat als de chip bevat een aantal digitale switching, de schattingen misschien een beetje af te zijn. Als u het ontwerpen in 65nm of minder kan het ook lekstroom (maar niet 13mA, hopelijk!) In de logische poorten, vooral als je gebruikt een lage VT.