D
DZC
Guest
Hallo, ik wil een circuit te voeren om de klok dragen in de chip van de chip.
De jitter spec is minder dan 1ps en de klok frequentie is 20M ~ 500MHz.
Ik overweeg het gebruik van de huidige modus Logic en het LVDS interface.
Mijn vraag is: heeft de LVDS interface kunnen zorgen dergelijke lage jitter?
Of heeft u een beter suggeations?
Thanks a lot in advance!
Last edited by DZC op 17 oktober 2007 8:38, edited 2 keer in totaal
De jitter spec is minder dan 1ps en de klok frequentie is 20M ~ 500MHz.
Ik overweeg het gebruik van de huidige modus Logic en het LVDS interface.
Mijn vraag is: heeft de LVDS interface kunnen zorgen dergelijke lage jitter?
Of heeft u een beter suggeations?
Thanks a lot in advance!
Last edited by DZC op 17 oktober 2007 8:38, edited 2 keer in totaal