Hoe de capaciteit te krijgen van een ontwerp in Altera FPGA

[gillianomenezes]

Hallo, Ik probeer de capaciteit voor elke bron in een FPGA (Altera) ontwerp te krijgen. Sommige mensen vertelde me om HSPICE te gebruiken om de capaciteit tafel te krijgen van het ontwerp. Dus ik geconfigureerd Quartus om wat ". Sp" bestanden schrijven en gebruikt deze als input bestanden in HSPICE tool. Maar, begrijp ik niet wat de output file zegt. Dit is de output file: . Ik moet weten hoe je de capaciteit te krijgen voor elke bron die door het ontwerp in de FPGA. Alvast bedankt voor uw hulp!

 

[marce]

Wat ga je om deze capaciteiten te gebruiken voor? Bedoel je de capaciteit van het apparaat pin om de dobbelsteen? Als dat zo is IBIS gegevens kunnen worden wat je wilt ...

 

[FvM]

Blijkbaar is hij achter de interne vermogensdissipatie capaciteiten van het ontwerp. Eerlijk gezegd, ik weet niet of Altera's HSPICE bibliotheken zijn het modelleren van hen een of andere manier. Maar je moet in staat zijn om dit te bepalen door het opzetten van testen ontwerpen met verschillende hoeveelheid toelaat te kiezen registers en Les en de kern voedingsstroom te vergelijken. Echter, als de HSPICE bibliotheken zijn niet expliciet gezegd dat intern gedrag model op een transistor niveau (zijn ze?) Of om functionele gelijkwaardigheid te bieden in bepaalde betreft, zal ik verwacht niet dat de juiste modellering van vermogensverlies capaciteiten.

 

[gillianomenezes]

Wat ga je om deze capaciteiten te gebruiken voor? Bedoel je de capaciteit van het apparaat pin om de dobbelsteen? Als dat zo is IBIS gegevens kunnen worden wat je wilt ...

Ik wil het apparaat totale capaciteit aan de macht dissipatie te schatten. [Color = "Silver"] [SIZE = 1] ---------- Bericht toegevoegd om 14:43 ---------- Vorige bericht was om 14:00 ---------- [/SIZE] [/color]

Blijkbaar, hij is achter de interne vermogensdissipatie capaciteiten van het ontwerp. Eerlijk gezegd, ik weet niet of Altera's HSPICE bibliotheken zijn het modelleren van hen een of andere manier. Maar je moet in staat zijn om dit te bepalen door het opzetten van testen ontwerpen met verschillende hoeveelheid toelaat te kiezen registers en Les en de kern voedingsstroom te vergelijken. Echter, als de HSPICE bibliotheken zijn niet expliciet gezegd dat intern gedrag model op een transistor niveau (zijn ze?) Of om functionele gelijkwaardigheid te bieden in bepaalde betreft, zal ik verwacht niet dat de juiste modellering van vermogensverlies capaciteiten.

Hoe kan ik de makelen registers en Les voor een test het ontwerp te controleren of de Altera's HSPICE zijn het modelleren van de interne vermogensdissipatie capaciteiten?