hoe bidirection_bus het model van de testbank voor?

[kimjin]

in mijn ontwerp, gebruikte ik een bidirection_bus, het is de aard van de InOut, InOut [3:0] data_bus;
in mijn testbank, Ik herkende het signaal: reg [3:0] data_bus;
maar in de modelsim, rapporteert een fout bij de laad ik de simulatie programma bidir_bus_test.v, zei de fout:
Fout: (vsim-3053) E: / vhd / bidir_bus / bidir_bus_test.v (14): Illegale productie of de InOut poort verbinding (poort 'data_bus').
# Regio: / bidir_bus_test/u1
Ik zou me afvragen hoe de simulatie te bidirection_bus, Wie kan helpen?
Dank u.

 

[nand_gates]

hier is hoe je moet omgaan havens directionele bi!

InOut [3:0] data_bus;
/ / Gebruik volgende registreer om te rijden .. de gegevens
/ / Als je niet aan het stuur geen gegevens over bidirectionele databus
/ / Z asssign om data_bus_reg
/ / Voor het lezen van gegevens uit de bus in twee richtingen gebruik "data_bus" direct!

reg [3:0] data_bus_reg;

toewijzen data_bus = data_bus_reg;

Hoop dat dit helpt!

 

[kimjin]

het werkt echt.
Heel hartelijk bedankt.

 

[jnanabindu]

probeer deze link.

http://www.xilinx.com/xlnx/xil_ans_display.jsp?BV_UseBVCookie=yes&getPagePath=3993&iLanguageID=1&iCountryID=1