hoe 1mV pols ontwerp-, lood-selector-ECG schematisch ontwerp

[BMIN-DC]

hi. kan iemand tonen of mij uitleggen hoe je een 1mV pols ontwerp-, lood-keuzeschakelaar, lood storingslampje, voorversterker isolatie, dc offset, analoog naar digitaal conversie, diagnose / monitoring modes, hartslag meter, piekdetector of bovenste en onderste alarmgrenzen voor een ecg. : Idee: geen hulp zou geweldig zijn

 

[amalarus]

stoten dit onderwerp voor verdere input. vanuit het perspectief van een ander mede-ontwerper van een ecg project. Ik zal voorstellen gewoon komen met een hardwire ontwerp voor lood selectie met behulp van een draaischakelaar. Ik weet zeker dat je op de hoogte van deze methode. IC lijkt erg overbodig als dat is wat u overweegt. waarschijnlijk je zou willen een comparator te gebruiken voor de piek-detectie activeren op de amplitude van de R-golf, uiteraard hetzelfde voor foutdetectie en alarmen. Voed uw piek detectie te slagen / min, maar wat zouden we hier gebruiken? wat bedoel je met voorversterker isolatie? buffering van de bio-elektrische signaal, spanning bescherming? Ik ben op een in-pass met de dc offset, is het relatief eenvoudig te ontwerpen door het aanpassen van uw offset-spanning, maar met behulp van een pot lijkt problematisch met betrekking tot het aanpassen boven en onder ons referentiepunt.