Het ontwerpen van PLL met FPGA voor een laatste jaren project!

[arbalez]

Ik wil uw mening over het ontwerpen van een volledig digitale phase locked loop. is het heel gemakkelijk voor een afstudeerproject? of is het de moeite waard om een afstudeerproject zijn? mijn docent zei dat het gemakkelijk is om een dergelijke PLL ontwerp met FPGA. en de analoge een is veel moeilijker. dus moet ik gaan of het ontwerp een analoog een? schrijf uw suggestie. tq.

 

[arunragavan]

goed ontwerp van een ADPLL is nogal simpel .. goed wot u moeten begrijpen zijn de basis buildin blokken in een ADPLL De eerste is de PFD, gevolgd door een low pass filter en tot slot een DOC - digitale controle oscilloscoop. Probeer deze blokken u wud het verkrijgen van de uitgang voor ur ADPLL simuleren .. zowel de fase en frequentie heeft vergrendelen. Ik heb een aantal materialen op ADPLLs .. ik kan uploaden indien nodig. Met vriendelijke groet,

 

[arbalez]

Ik denk dat ik het nodig hebben. U kunt u de bestanden uploaden? doet het schrijven van VHDL code voor adpll een hectisch is? thanks.

 

[arunragavan]

Nou hier is een document met informatie over ADPLLs Digital Phase Locked Loops Mike DeLong 13 bevat mei 2004 Onderwerp Het onderwerp voor deze technische paper zal FPGA-implementatie van digitale gefaseerd gesloten lussen. Hoop dat dit helpt u met groet,