M
manivapa
Guest
Hoi,
Ik
ben werkzaam in de embedded application.I ontwerpen met behulp van FPGA's. In een van mijn model, er zijn tal van interrupts aan microprocessor.Slechts een interrupt is aangesloten op de microprocessor interrupt pin physically.But microprocessor identificeert de verschillende interrupts door het lezen van de kapitein inschrijven (8 bits) en de bijbehorende slave registers binnen de FPGA design.Interrupts hebben ook prioriteit.
Is er een materiaal dat wordt beschreven hoe het ontwerp voor de afhandeling van interrupts voor deze soort application.Issues bij het ontwerpen met interrupts
Bijvoorbeeld: als de interrupt pin moet worden verklaard laag na het lezen van de
master-register of de desbetreffende slaaf registreren
Thanks in advance,
Max
Ik
ben werkzaam in de embedded application.I ontwerpen met behulp van FPGA's. In een van mijn model, er zijn tal van interrupts aan microprocessor.Slechts een interrupt is aangesloten op de microprocessor interrupt pin physically.But microprocessor identificeert de verschillende interrupts door het lezen van de kapitein inschrijven (8 bits) en de bijbehorende slave registers binnen de FPGA design.Interrupts hebben ook prioriteit.
Is er een materiaal dat wordt beschreven hoe het ontwerp voor de afhandeling van interrupts voor deze soort application.Issues bij het ontwerpen met interrupts
Bijvoorbeeld: als de interrupt pin moet worden verklaard laag na het lezen van de
master-register of de desbetreffende slaaf registreren
Thanks in advance,
Max