K
karthiga05
Guest
Kan iemand mij uitleggen wat een read_sdc commando doet? dank bij voorbaat.
C
ckshivaram
Guest
Leest bestaande Synopsys Ontwerp Constraints Files (sdc.) - Met alle huidige beperkingen en uitzonderingen-die zijn opgegeven in door de gebruiker gedefinieerde volgorde in de Quartus II Instellingen Bestand (qsf.). Als een Synopsys ontwerp Constraints Bestand is niet in de Quartus II Instellingen Bestand, de TimeQuest analyzer leest een standaard Synopsys ontwerpbeperkingen bestand met de naam. Sdc. Dit commando maakt ook de SDC File List rapport, waarin alle Synopsys ontwerpbeperkingen bestanden staan in het huidige ontwerp. Opmerking: Als u de Read SDC opdracht Bestand openen vanuit het Constraints menu in de TimeQuest analyzer, moet u een Synopsys ontwerp Constraints Bestand selecteren uit uw lokale schijf. U dit commando aanklikt door te dubbelklikken op Read SDC-bestand in het deelvenster Taken in de TimeQuest Timing Analyzer [COLOR = "Silver"] [SIZE = 1] ---------- Bericht toegevoegd om 10:52. - --------- Vorige post was om 10:39 ---------- [/SIZE] [/COLOR] Dit moet u helpen http://www.ing2.unirc .it/portale/didattica/files_docenti/6131520080418112629.pdf
K
karthiga05
Guest
Dank je wel! Ik krijg een beter begrip nu. 
Heb je toevallig knw wat 'lekkage', 'interne' en 'switching' macht is voor een transistor? in een eenvoudige verklaring.
Heb je toevallig knw wat 'lekkage', 'interne' en 'switching' macht is voor een transistor? in een eenvoudige verklaring.
C
ckshivaram
Guest
Twee soorten macht vormen dit verbruik: actieve (Pactive ~ CV2f), het vermogen dat het apparaat voert de verschillende functies en lekkage (Pleakage ~ IV), dat het energieverbruik van onbedoelde lekkage die niet bijdragen aan de IC's functie. 1. Lekkage macht is voornamelijk het gevolg van subklinische ongewenste stroom in de transistor kanaal wanneer de transistor is uitgeschakeld. Dit subthreshold aangedreven lekkage macht wordt sterk beïnvloed door variaties in de transistor drempelspanning VT (de spanning op de poortelektrode die draait op de transistor).
S
shabber basha
Guest
hi karthiga05, Mr.ckshivaram gaf goed antwoord. Over het algemeen de SDC is geschreven in sommige formaat op basis van tcl scripting. Het is eigenlijk synopsys vertraging constarints maar nu iedereen gebruikt same.Hence Het wordt genoemd als standaard vertraging beperkingen. Het is een van de invoer voor het synthetiseren van de rtl design. Zonder dit kun je niet krijgen uw specificatie voor uw ontwerp.