D
dudleyzty
Guest
Ik probeer twee groep van VHDL project te gebruiken om een project, elk individueel project kan compliled en gesimuleerd OK, maar het gecombineerde project niet correct kan worden gesimuleerd, kan het goed worden opgesteld. De twee-project hebben geen gemeenschappelijke signaal, ze zijn allemaal onafhankelijk. PLS help me!