F
faye_hongdou
Guest
Ik wil het coderen van een digitale QAM / QPSK demodulator.In de input interface module, moet ik verwijder de DC offset, dat toegevoegd aan de input van gegevens.Hoe kan ik beseffen dat dit met behulp van HDL?
Ik zag een plan dat kan worden samengevat als volgt.
De IF-digitale input data is 12 bits.De bovenste 10 bits wordt gebruikt, en lagere 2bits worden niet gebruikt.De DC offset is symboled als dc_bias.
Zij hopen zich op N monsters worden tot een 24-bits register, dan zijn hoge output 8 bits.En N = 2 ^ 14 = 16384.
Ik begrijp dat de dc_bias is het gemiddelde van het signaal, en wordt iedere N monsters.Maar waarom de uitgang van de hoge 8 bits, niet de hoge 14 bits?
Iedereen kan explian dit voor mij?Thanks a lot.
Ik zag een plan dat kan worden samengevat als volgt.
De IF-digitale input data is 12 bits.De bovenste 10 bits wordt gebruikt, en lagere 2bits worden niet gebruikt.De DC offset is symboled als dc_bias.
Zij hopen zich op N monsters worden tot een 24-bits register, dan zijn hoge output 8 bits.En N = 2 ^ 14 = 16384.
Ik begrijp dat de dc_bias is het gemiddelde van het signaal, en wordt iedere N monsters.Maar waarom de uitgang van de hoge 8 bits, niet de hoge 14 bits?
Iedereen kan explian dit voor mij?Thanks a lot.