HDL vs HVL

[kishore111281]

Kan iemand verklaren de verschillen tussen HDL en HVL
Thanks in advance,

 

[asicganesh]

HDL -> Hardware description language -> gebruikt om digitale logica Bv design: VHDL, Verilog

HVL -> Hardware Verificatie taal -> gebruikt om functioneel verifiëren van de digitale logica ontworpen met behulp van een HDL Bv: e, vera, systeem-C, systeem-Verilog

 

[srik_naidu]

Hoi,
HDL wordt gebruikt voor RTL ontwerp.
HVL wordt gebruikt voor RTL Verification (steekproefsgewijze controle).

Thanks & Regards,
sri

 

[badola]

we kunnen gebruiken als hdl verilog voor de controle ook .... maar het probleem is dat we dont have opties zoals structuren in het ... thts hvl geven wij de voorkeur voor de verificatie .. omdat het meer vrijheid geeft

 

[master_picengineer]

badola wrote:

we kunnen gebruiken als hdl verilog voor de controle ook .... maar het probleem is dat we dont have opties zoals structuren in het ... thts hvl geven wij de voorkeur voor de verificatie .. omdat het meer vrijheid geeft