Hardware Design Tips en Trucs

J

jimjim2k

Guest
Hoi

Voor het nabootsen van VHDL-code behaviorally (we gebruiken Cadence haasje VHDL) dat is bestemd om te worden gesynthetiseerd uiteindelijk
de eerste plaats krijgen om te compileren met Cadence haasje (want we hebben veel licenties voor dat), en dan lezen in Synopsys (alleen de Synopsys' analyseren 'of' gelezen 'commando is nodig, je hoeft niet te synthetiseren het ontwerp te krijgen op de belangrijke waarschuwing hieronder) en kijk voor de waarschuwings-en foutmeldingen.

Dit omvat ook een aantal tips over het schrijven van synthesizable code,
althans voor Synopsys VHDL en Ontwerp Compiler Compiler.

1.h ** p: / / www.arl.wustl.edu/ ~ JAF / hardware / tips.html

* -> T

tnx

 

Welcome to EDABoard.com

Sponsor

Back
Top