half uur vertraging in continue tijd sigma delta ADC

[Meghna]

Hoi,
Ik probeer te zoeken wat papieren effect van een half uur vertraging van comparator in sigma delta modulator.Mensen model het effect van lus vertraging te wijten aan DAC pols (zeg NRZ, RZ, HZ), maar niemand vertelt dat de comparator (quantizer of latch) in de lus altijd vertraging die moet rekening worden gehouden met altijd geven.

Met andere woorden, RZ puls vergelijkbaar met HZ puls wanneer klink vertraging is inbegrepen.Het zal leiden tot enig effect dat kan worden gecompenseerd modifing de lus coëfficiënt.Maar NRZ impuls zal zijn half uur verschoof bemonstering in de volgende fase, die een derde orde term in de lus winst oorzaken (in geval van tweede orde modulator).

Mijn vraag is 'hoe deze term model in s-domein'.Met andere woorden, ik in staat om deze extra paal freqency vinden in s-domein.

Thanks & Regards
Meghna

 

[Fahmy]

Controleer het bijgevoegde document over het effect van de lus vertraging op fase marge.Ik hoop dat u het nuttig vinden.
Sorry, maar je moet inloggen om deze gehechtheid

 

[Meghna]

Bedankt voor uw antwoord Fahmy & voor de krant.Dit document lijkt beetje moeilijk, ik neem de tijd om volledig begrijpen.Verder spreekt het meer abt PLL, ik ben specifiek op zoek naar sigma delta ADC.

 

[vrs007]

Chk this out ...

http://www.edaboard.com/viewtopic.php?p=732095 # 732095