Gevouwen Cascode opamp bias circuit

[analog_fever]

Ik probeer het gevouwen cascode opmap ontwerp voor de eerste keer, en ik ben benieuwd hoe de vertekening ckt ontwerp.Bijgevoegd is de ckt ik heb (Johns, Martin).Ik heb geen Q12 en Q13 nog op zijn plaats.Ik weet dat het boek geeft een vertekening ckt, maar ik ben op zoek op de proppen komen met iets eenvoudiger, en ben eigenlijk proberen te leren hoe we een eenvoudige bias ckt.

Ik kwam tot het punt waarop ik weet dat de stroom die nodig is door elke transistor aan mijn specs wedstrijd.Het belangrijkste probleem is met de tendens vtgs VB1 en VB2, en hoe te houden Q3 en Q4 van verzadiging.Ik heb een 10uA huidige bron voor Ibias1.Ik genereren Ibias2 door het te spiegelen uit Ibias1.

Wat bepaalt de spanning van de bron Q5/Q6 (of de afvoer van VTG Q3/Q4)?

Eventuele begeleiding / inzicht van ervaren ontwerpers is echt gewaardeerd.
Sorry, maar je moet inloggen om deze gehechtheid

 

[haff99]

Het maakt niet uit of u Q3 en Q4 houden verzadiging omdat u geen voordeel van deze apparaten krijgt.echter afhankelijk van hoe je bias VB1 je bent in principe klemmen dat afvoer van Q3 en Q4 te VT overspanning boven VB1.Dus ze blijft in verzadiging als je bias VB1 correct.Het is belangrijk als je Q5, 6,7,8,9,10 in verzadiging anders uw uitgangsspanning zal afnemen doden uw winst te houden.

 

[analog_fever]

Hey ... thanks, was in staat om alle transistoren in verzadiging met VB1 en VB2 krijgen.