gesynchroniseerd opnieuw in te stellen op async reset pin

[vivek]

hi hoe we een synchrone reset te geven aan de asynchrone reset pin van een flip flop? Hoe zal de VHDL of Verilog-code voor een synchrone reset flip flop gerealiseerd in hardware?

 

[soccer]

1) kunt u de syn reset met de asynchrone reset pin van een flip flop direct. 2) een hdl kan het doen.

 

[vivek]

hi laat me om de query duidelijker .. Ik heb de flip flop met asynchrone reset pin. de reset-signaal is ook asynchrnous. In dit geval hoe kan ik geven een synchrone reset naar de flip flop. een manier kan werken is door het geven van de reset als de ingang van een ander flop en geef de output van deze flop aan de reset pin. Is dit een goede methode of is er een andere betere manier? dank bij voorbaat

 

[cheelgo]

Ik denk dat Vivek heeft gelijk, in het algemeen, gebruiken wij altijd vergrendeld teruggezet naar async reset pb op te lossen.

 

[claint]

gebruik maken van twee filp-flops aan meta-stabiliteit problem.then uitgang te voorkomen dat de Asyn reset pin van dest flip-flops.

 

[Prasanna Kumar]

Ik betwijfel of er zijn twee soorten reset pinnen, async en sync zijn de interne logica van de flip flop, waar het werkt, het systeem heeft slechts een reset pin en de functionaliteit kunnen Asyn of syn en zo goed als de flip flop. gelieve te wissen mij als IAM wron. betreft de

 

[power-twq]

ja, kunt u een synchrone reset te geven aan de asynchrone reset pin van een flip flop. in hardware realisatie. als D DFF de invoer van gegevens, D_IN zijn gegevens in te voeren om DFF zonder synchrone reset, dan wanneer je synchrone reset gebruiken, is het resultaat logica is D