Gelieve tel me laten zien hoe na de synthese fout Verilog debug

[victoria_jitesh]

FOUT: XST: 528 - Multi-source in eenheid, op het signaal ERROR: XST: 528 - Multi-source in eenheid, op het signaal Kunt u mij vertellen welke veranderingen moet ik doen in mijn code (RTL simulatie logisch OK), zodat code wordt synthetiseerbare.

 

[echo47]

Uw code heeft meerdere uitgangen met elkaar zijn verbonden. Waarschijnlijk twee verschillende verklaringen tegelijk besturen van hetzelfde signaal. Als u hulp nodig hebt lokaliseren van het probleem, tonen de HDL-code.

 

[mmarco76]

Het lijkt erop dat je een signaal van twee verschillende bronnen bewegen. Bijvoorbeeld je hebt 2 proces dat bewegen TXC en x_busy. Voorbeeld teller. p1: proces (clk) beginnen als clk'event en clk = '1 'dan als a = 1.' dan .. cnt

 

[victoria_jitesh]

Met dank aan beide (echo47 en mmarco76), uw advies werkte.