Geef een aantal technieken om het stroomverbruik

[ramana459]

Hallo,

Geef een aantal technieken om het stroomverbruik in analoge en digitale schakelingen ........Ramana

 

[viju]

Er zijn veel technieken voor.Afhankelijk van je ckt en blokkeren.
Bij voorbeeld klok venstervermogen is de meest commando methode om het stroomverbruik.Vele referenties beschikbaar op het web over het implementeren clk venstervermogen.
-Andere dingen zoals je kunt gebruiken met meerdere VT cellen als u aan het ontwerpen zijn een ASIC.
-U kunt ook gebruik maken van bus-inversie technieken in een aantal van de gevallen, waarin je moet zien dat de bus bits heeft minimale overgang in een normale waarde of de omgekeerde waarde, en is afhankelijk van je hebben om een beetje extra voor.
-u kunt gebruiken grijs staat codering in FMS indien mogelijk (alle staat overgangen zijn heel eenvoudig dwz sequentie of zeer weinig van de ene tak naar de andere.)
- U kunt coderen u state machine zodanig zijn dat u minimaal overgangen tussen de meest frequente staten.
-Power venstervermogen is ook daar in het geval dat je trageting een ASIC.

er zijn nog vele anderen ...vanaf weet kan ik alleen maar uit deze lijst.
Hoop dat dit helpt ....

 

[pini_1]

Gebruik klok staat te minimaliseren uitgang schakelen, wanneer deze niet nodig is.Als uw FPGA bevat een klok gate component,
zet de klok aan modules die geen werk.

Meer VHDL / VERILOG / processor en scripts op
http://bknpk.no-ip.biz

 

[sunjimmy]

De meest eenvoudige manier is gebruik te maken van geavanceerde proces.Omdat core spanning kan worden verminderd, en macht is propotional tot en met V plein.
Trouwens, in de meeste SoC-ontwerp de embedded SRAM is bijna de power-honger monster.De geavanceerde proces is meer smaak als gevolg van zijn gebied en macht in termen van embedded SRAM ook.

 

[phyguy]

Je kan je een doctoraat in de laag stroomverbruik ontwerp methoden, maar de onderstaande link kan u iets te beginnen.

Bijzondere aandacht te besteden aan "A Primer Power".

http://www.edavision.com/printer_friendly.php?article=200202/target.html

 

[vlsichipdesigner]

mijn 2 cent

* Klok-venstervermogen
* Power-venstervermogen
* Multi-Vt bibliotheken (hoge en lage Vt Vt om te voldoen aan de macht en de prestaties, lage Vt cellen geeft hoge prestaties hoog lekkage, hoge Vt geeft lage prestaties lage lekkage macht)
* Multi-Vdd (chip met meerdere Spanning domeinen)
* Dynamische spanning frequentie schaling (DVFS)

De bijdrage aan energiebesparing met behulp van verschillende energiebesparende methoden kan worden gevonden op de locatie voor verdere studies
http://www.vlsichipdesign.com/powersaving.html

met vriendelijke groet,Chip design made easy

http://www.vlsichipdesign.com

 

[Nir Dahan]

http://asicdigitaldesign.wordpress.com/category/low-power/
ND