Gebruik van PLL in FPGA - kunnen wij u een bijzonder PLL

[amitjagtap]

Hi all,
Zoals alles wat we weten, nu een dag zijn er PLL opgenomen in bijna alle FPGA.Ik ben graag weten of we (een programmeur) kan een perticular PLL voor zijn toepassing als CLK synchronoization, of zelf een instrument te selecteren heeft deze taak waar het nodig is zonder informatie van de gebruiker ....
De andere manier rond als ik weet op dit stadium perticular / locatie van het circuit / logica zou ik legde een PLL .... In dit geval kunnen wij de gebruiker PLL woonde in FPGA selectief ....
of er is geen optie als zodanig daar ....
Pls let me know ...
Bedanken.

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idea" border="0" />

 

[rberek]

U meestal genereren de PLL zoals u elke andere kern, en het instantiëren in uw netlist.Als je het genereren, kunt u uw output frequenties, multipliers en dividers, enz.

rb