Gate Count Estimation

[nemolee]

Hallo,

Ik heb geen ASIC-synthese tool, maar ik heb FPGA-synthese tool.Ik synthese mijn RTL code volgens FPGA synthese tool.En ik krijg het totale aantal van de logica cel gebruikt in dit ontwerp.Hoe kan ik de overdracht logica cellen naar gate tellen?

BR,
NemOlee

 

[shelkerahul]

Hi nemolee,

Net vermenigvuldig het aantal cellen door gem.nee.van NAND-poort in.Ik gebruik geen.4Rahul

 

[eda_wiz]

Er is geen strikte relatie tussen de FPGA en ASIC gatecount.Afhankelijk van het gebruik van de FPGA componenten ...

Ik herinner me nog goed lezen ergens dat 1 poort ASIC ~ = 8 FPGA poorten ....

dat wil zeggen een 1 M hek FPGA kan een 200 k poorten ASIC, indien volledig benut te houden.

shelkerahul wrote:Net vermenigvuldig het aantal cellen door gem.
nee.
van NAND-poort in.
Ik gebruik geen.
4

 

[spauls]

Vertel synthese tool die u gebruikt.

 

[nemolee]

spauls wrote:

Vertel synthese tool die u gebruikt.