FPGA routing Matrix

[bibo1978]

Ik vroeg me af of iemand kan vertellen mij meer informatie over de routing matrix in de high-end FPGA's vooral de twee dimensie matrices, Ook ik zou meer intact met plaatsing beperkingen en alle succesverhalen over dit gebied zou zeer opvoeden

 

[echo47]

Als u Xilinx ISE, start FPGA-editor, de belasting een Virtex NCD-bestand, zodat alle de regel / draad knoppen, inzoomen, en u zult zien dat alle gebruikte en ongebruikte interconnects.

 

[arunragavan]

Bedoel je interconnectie Matrix -> Plaats en route

Horizontale en verticale interconnectie, directe verbinding en voor algemene doeleinden interconnect ..

U kunt gebruik maken van de XILINX EPIC M1 ontwerp om de details over hoe chip na het ontwerp wud uitzien.

Neem een kijkje op deze

h ** p: / / www.cedcc.psu.edu/ee497i/xilinx/M1_guide.html

h ** p: / / vlsi1.engr.utk.edu / ~ jkrumm/project/FinalReport/node6.html

Tutorials: h ** p: / / homepages.wwc.edu/staff/stirra/classes/engr433/hiertut /

Met groet,

 

[bibo1978]

ok bedankt,

maar ik moet meer technische informatie over de routing vertraging van de routing matrices Ik weet dat de routing matrices plaatsen, maar ik moet extra info over dit

 

[echo47]

Als u Xilinx FPGA-editor, markeer het gewenste netten en klik op Extra -> Delay.

Als u wilt weten wat de vertragingen van unrouted paden, dan is dat niet mogelijk, omdat routing vertraging beïnvloedt.

Uw vraag is onduidelijk.Misschien als je ons meer vertellen over uw project, kan iemand geeft u een beter antwoord.

 

[bibo1978]

echo47,

Ik weet al hoe elke verbinding vertraging zien.

Ik zal een beetje mijn probleem beschrijven, de meeste van mijn ontwerpen zijn tijd kritisch en ik pak ze meestal in de kleinste "minder kosten" FPGA, echter te wijten aan deze strakke tijdgebrek moet ik gebruiken RPM andere wijze mijn ontwerp niet zal worden geoptimaliseerd en ik voldoen niet aan deze eisen timing, en hoewel RPMs zijn mijn enige verlosser, maar het kostte me veel tijd en willekeurige positionering mijn tijd eisen te voldoen, ben ik proberen om meer details over de routing te krijgen matrices vertraging in de verschillende aspecten hebben sommige duidelijke regels in mijn ontwerpen RPM