FPGA ontwerp stroom vraag

[cmos babe]

hoi,
wat ik weet is dat de synthese is het proces van transformatie van gedragsmatige beschrijving van de hardware in een netlist primitieven van de logica en in kaart brengen is het proces in kaart brengen van de logica om de doelstelling middelen (LUT's, MUX's .. etc) is dat juist?

wat verwarrend mij is dat wanneer ik klik op de "view RTL-schema" proces in ISE ik een schematische waarvan de componenten zijn LUT's middelen.moet dit niet beschikbaar na het in kaart brengen?

 

[nand_gates]

Je hebt gelijk!
Voor het genereren van de RTL bekijken die u nodig heeft enkele symbool bibliotheek!Als een korte
gesneden ISE methode maakt gebruik van het symbool LUT's bibliotheek!
Gebruik SyplifyPro ziet u het verschil in RTL bekijken en netlist uitzicht!

 

[cmos babe]

hey nand_gates,
Ik maakte een fout, het uitzicht rtl schematische proces toont logische poorten terwijl View-technologie genereert het schema met een LUT's en ze zijn verschillende schema's, maar dit is nog steeds verwarrend, omdat ik dacht dat de LUT's en andere middelen gebruik moet in de mapping proces, of misschien is het slechts een eerste raden door de synthese tool die de "Device gebruik samenvatting gegeven door de synthese log file ....

 

[FLEXcertifydll]

Ga naar SyplifyPro proberen in FPGA design flow, dat is de Standaar stroming in FPGA domein.
Ook op de mening van mijzelf, Debussy is ook krachtig instrument voor RTL-code debuggen.en een zeer prachtig hulpmiddel voor cross debug, het zal verminderen ur ontwikkeling cyclus.

 

[vryaag]

Zie Er worden twee types van bibliotheken die elke synthesizer als u gebruik maakt van de technologie bibliotheken gebruiken dan krijg je de LUT's die je het over hebt anders als u gebruik maakt van de primitieven dan wordt u gettting de poorten.dat je denkt dat je moet krijgen.
krijgen om te voorkomen dat de bibliotheken veranderen priomitives u krijgt wat nodig is,

 

[phoenixfeng]

omdat de synthese tool doen met ontwerpen voor bepaalde doelgroepen middelen

mapping zet de netlist in de echte FPGA-chip
in FPGA ontwerp stroom, voordat het in kaart brengen, de netlist omvatten LUT, etc, dan is het in kaart brengen proces zet de LUT's in de echte FPGA-chip