T
TekUT
Guest
Hi all,
van mijn oude ontwerp heb ik enkele aantekeningen over het onderwerp geschreven, meer specifiek de tutorial is over de configuratie van een Xilinx XC5202 PQ100 (Speed graad 6) apparaat met behulp van een PIC 16F876 en een 24C65 EEPROM gebruikt om de XILINX bitstream op te slaan.
Natuurlijk is het apparaat is vrij oud, maar ik heb een aantal van deze en ik gebruik deze om te testen apparatuur te bouwen.
Alle de PIC-code is geschreven in de montage en vindt u het volledige bron voor I2C EEPROM random lees-en random schrijven (door mij geschreven naar aanleiding van de I2C EEPROM specificatie), kan deze code worden geoptimaliseerd, maar ik heb geschreven na precies de specificatie vervolgens elke fase een eigen blok code en zo verder tot beter inzicht in de idee.
Op het einde hebben phun met het ...suggereren zijn welkom!
Ik heb ook de bron en de bitstream-bestand voor de XC5202PQ100-6 FPGA, code voor XILINX configuratie kan gemakkelijk worden aangepast aan andere XILINX apparaat, zoals de SPARTAN of SPARTAN XL gezin alleen door het veranderen van de EEPROM bovengrens adres (# define verklaring aan het begin van de ASM-bestand).
De PIC is samengesteld met behulp van de MPLAB IDE versie 7.30.
De FPGA bitstream werd verkregen met behulp van Stichting 2.1i (zie meer info in de tut).
Dag
Powermos
van mijn oude ontwerp heb ik enkele aantekeningen over het onderwerp geschreven, meer specifiek de tutorial is over de configuratie van een Xilinx XC5202 PQ100 (Speed graad 6) apparaat met behulp van een PIC 16F876 en een 24C65 EEPROM gebruikt om de XILINX bitstream op te slaan.
Natuurlijk is het apparaat is vrij oud, maar ik heb een aantal van deze en ik gebruik deze om te testen apparatuur te bouwen.
Alle de PIC-code is geschreven in de montage en vindt u het volledige bron voor I2C EEPROM random lees-en random schrijven (door mij geschreven naar aanleiding van de I2C EEPROM specificatie), kan deze code worden geoptimaliseerd, maar ik heb geschreven na precies de specificatie vervolgens elke fase een eigen blok code en zo verder tot beter inzicht in de idee.
Op het einde hebben phun met het ...suggereren zijn welkom!
Ik heb ook de bron en de bitstream-bestand voor de XC5202PQ100-6 FPGA, code voor XILINX configuratie kan gemakkelijk worden aangepast aan andere XILINX apparaat, zoals de SPARTAN of SPARTAN XL gezin alleen door het veranderen van de EEPROM bovengrens adres (# define verklaring aan het begin van de ASM-bestand).
De PIC is samengesteld met behulp van de MPLAB IDE versie 7.30.
De FPGA bitstream werd verkregen met behulp van Stichting 2.1i (zie meer info in de tut).
Dag
Powermos