FPGA config tijd

[buenos]

hoeveel is de FPGA config tijd?
(spartan3-200)

als ik weet dat de datasize in het platform flash, en ik weet dat de snelheid van de verbinding, dan kan ik het berekenen van de overdracht van gegevens tijd.
maar heeft het meer nodig dan de data-overdracht tijd?hoeveel?

Ik heb om te weten, als gevolg van de reset-generator.(system power on)
Ik wil houden van de externe processor (en de randapparatuur op de FPGA) in reset, totdat de FPGA zal kunnen communiceren.de FPGA is een PCI boord doelstelling in een embedded systeem.

 

[echo47]

Dataverkeer is de langste interval, plus de initiële clearing-cyclus, de DCM synchronisatie tijd, en een aantal andere factoren.Sommige van die tijden mogen niet worden gedocumenteerd.Ik stel gewoon wachten op de DONE signaal in plaats van te proberen om de tijd te voorspellen.

Zie hoofdstuk 12 "Sequence of Events" in Xilinx UG332 "Spartan-3 generatie Configuratie User Guide".
http://www.xilinx.com/bvdocs/userguides/ug332.pdf

Happy configureren.

 

[s3034585]

Hoi
In mijn project is er een vergelijkbare situatie.We hebben een bord met 5 FPGA's en een van hen is een PCI doel en interageert met de pc ...

Ik ben niet op de hoogte van de precieze timing.maar we last van de FPGA's met behulp van flash drive en dan na alle FPGA's worden geladen reset de pc zodat de PCI detecteert van de FPGA ..

We hebben nog een moederbord waar we niet moeten resetten van de pc.na de FPGA's zijn de pc herkent de PCI geladen tijdens het opstarten ....

 

[buenos]

bedankt.
dit document ziet er goed uit.