Fouten over ongeldige MSB en LSB in Verilog functie

[neerajgoyal]

Ik heb volgende functie in mijn verilog module. Ik krijg fout die ongeldige MSB en LSB voor first_image_final en second_image_final. Please help me out functie [7:0] verschil; ingang [20479:0] first_image_final; ingang [20479:0] second_image_final, ingang control_second_image, ingang control_second_signal, ingang control_first_signal, reg [7:0] temp_difference, integer i, j, k; beginnen voor (j = 0; j <window * venster; j = j +8) beginnen for (i = 0; i <window * venster; i = i +8) beginnen temp_difference [7:0] = temp_difference [ 7:0] + (first_image_final [i + j + k + control_first_signal +7: i + j + k + control_first_signal] - second_image_final [i + j + k + control_second_signal +7: i + j + k + control_second_image]); end k = k + 5120; eind verschil [control_second_signal +7: control_second_signal] = temp_difference [7:0]; einde endfunction

 

[nand_gates]

Dit is het probleem! verschil [control_second_signal +7: control_second_signal] = temp_difference [7:0]; verschil wordt gedefinieerd als [7:0] Wat ur probeer te doen is verschuiven de return waarde per invoerparameter. Andere probleem is k wordt niet initialiseren!