D
dd2001
Guest
Als ik een eenvoudige scheidingswand Verilog code te compileren en krijg volg error msg: "Geen enkel onderdeel met de naam van freq_div.v te synthetiseren" Deze fout te genereren door Synplfy ASIC 2,41, wie weet deze fout? Bedankt.