K
kristal
Guest
Ik ben het ontwerpen van een circuit voor geheugen BIST toepassing die gebruik maakt Verilog-codes.Zodra ik heb mijn ontwerp klaar is, hoe kan de schuld dekking evalueer ik in mijn ontwerp - BIST?Wat is de normale praktijk?