Flashgeheugen

[sivarajm]

Ik heb een vraag in het flash-geheugen.Deze vraag geldt ook voor EEPROM.
In het flash-geheugen MOSFET zal hebben 2 poorten [controle gate en floting poort] en het een beetje / spanning zullen worden opgeslagen in tussen deze twee poorten.

Mijn vraag is ook wanneer de stroom uit hoe de bit is maintaing in de flitser.
1) Hoe elektronen stromen nemen plaatsen, zelfs als er een stroom is uitgeschakeld.
2) dosis de oxidelaag tussen deze twee poorten werkt als een condensator?
3) Indien het een capasitor?waarom de heffing is niet drain ook de stroom uit?

kunt u uitleggen wordt het concept.

 

[Colbhaidh]

In de eenvoudigste van de termen: de bits cel bestaat uit een controle-poort die op de top van een 'floating gate' dat is de poort voor een NMOs FET.De controle-poort wordt gescheiden (elektrisch geïsoleerd) uit de floating gate door een dikke-ish oxide.De floating gate is de NMOs transistor met een vrij dunne gate oxide.Er is geen verbinding met de 'floating gate'.

Programmeert de bits cel, hete elektronen worden gegenereerd in het kanaal door het rijden VdS hoog met de controle-poort hoog (boven, maar geïsoleerd van de floating gate).De ve heffing over het toezicht op de poort trekt de hete elektronen gegenereerd in het kanaal aan de afvoer via de dunne gate oxide op de floating gate.De elektronen tunnel door de dunne oxide onder omstandigheden van hoge energie-en hoge elektrische velden die abnormale tot "normale" apparaat operatie.

De 'floating gate' wordt negatief geladen.

Eenmaal geprogrammeerd, de negatieve lading op de floating gate zit vast daar.Het kan niet worden verplaatst via de dunne gate oxide naar het kanaal en het kan niet door het dikke hek tussen de controle-poort en de floating gate.Dus blijft er voor 10 jaar of meer indien u van mening bent dat de specificaties.

Nu voor een normale werking hek, als een positieve gate voltage wordt toegepast op de controle gate, is teniet gedaan door de negatieve lading op de 'floating gate' zodat de hybride transistor blijft uit.Het kan niet worden ingeschakeld, ongeacht wat de controle gate doet.
Dus de cel is geprogrammeerd om te verblijven uit.

Nu, als wij een hoog ve spanning over het toezicht op de poort en de grond op de bron of afvoer of beide van de cel, dan is de elektronen op de 'floating gate', onder invloed van het elektrisch veld, zal de tunnel via de dunne oxide aan de source / drain en veroorzaken de floating gate te verliezen haar-ve kosten.Weer aan het einde van deze abnormale proces, de floating gate is geïsoleerd van zijn omgeving, zoals de abnormale elektrische veldsterkte voor zijn verwijderd.
Nu, als een ve spanning wordt toegepast bij de controle gate, gekoppeld door middel van de 'floating gate', de transistor zal op zijn beurt bijna als een normaal NMOs.

Nogmaals als er "theoretisch" geen pad voor electrom motie van / naar de 'floating gate', blijft in deze toestand voor vele jaren, tenzij opnieuw geprogrammeerd.

Nou dat is zo simpel als ik het zo mag ...