FIR op FPGA (DSP48) een dringende vraag

[alimassster]

Hallo vrienden
Stel x als een continue stroom van input-monsters en y als een resulterende stroom
het monster vertraging logica wordt aangeduid met Z ^ -1, waar de -1 is een enkele klok delay.The vertraagd input monsters worden geleverd aan een ingang van de multiplier.coefficients (voorzien van H0 naar (N-1)) h worden geleverd aan de andere ingang van de vermenigvuldigingsfactor Y is slechts de som van een reeks van input-monsters.

Nu mijn vraag

Cascading dsp48 blokken, hoeveel klokken hebben we nodig om een resultaat in de output hebben?
En door deze cascading deze blokken als we nodig hebben voor bijvoorbeeld N klokken te multiplicatoren met N input in een N-feed tik FIR filter om Y te berekenen, wat is het verschil tussen de parallelle vorm en een enkele MACC gebaseerde vorm (er is een gelijk vertraging (nummer van klokken) in beide vormen)?
THX<img src="http://images.elektroda.net/29_1163846309.jpg" border="0" alt="FIR on FPGA(DSP48) an urgent question" title="FIR op FPGA (DSP48) een dringende vraag"/>

 

[Sathish]

hi alimasster,
Als ik rechts ben, de klok nodig om de uitgang y zal afhangen van het algoritme van de multiplier gebruikt en 'N'.(De multiplier is op de vermenigvuldiging operatie afwerking (ingang met h ) voor de volgende input komt.)

Als je beter idee vergeet niet te delen met mij.met betrekking
Sathish Kumar

 

[alimassster]

dank voor uw verwijzing
Ik wil alleen maar weten door cascading DSP48 blokken als we nodig hebben voor bijvoorbeeld N klokken te multiplicatoren met N input in een N-feed tik FIR filter om Y te berekenen, wat is het verschil tussen de parallelle vorm en een enkele MACC gebaseerde vorm (als er een gelijk vertraging (aantal klokken) in beide vormen)?

wat is de voordelen van parallelle implementatie?
Ik weet dat parallel vorm hebben we een resultaat in elke klokcyclus.
maar is het omdat het gebruik van pijpleidingen of iets anders?

Zijn ingangen (niet coeficients) ingevoerd in multiplicatoren tegelijk of een voor een met behulp van BCIN-BCOUT?zo ja, weer wat is het voordeel van een parallelle vorm?is het gebruik van een pijpleiding of wat?<img src="http://images.elektroda.net/40_1163942036.jpg" border="0" alt="FIR on FPGA(DSP48) an urgent question" title="FIR op FPGA (DSP48) een dringende vraag"/>Thx in adv
Have a nice time
Meester