FIFO Generator Voorbeelden

[ombadei]

Hoi,

Is er enige voorbeelden in VHDL voor het gebruik van de FIFO generator Xilinx IP CORE?Bedankt

 

[pini_1]

Indien u van mening bent bezig met een FIFO alle door uzelf bestaande flip-flop-apparaten kunt u een kijkje nemen op:
http://bknpk.no-ip.biz/MiscellaneousHW/MiscellaneousHW_fr.html

 

[ombadei]

bedankt voor het antwoord ..

Maar ik zou graag gebruik maken van de SPARTAN3's blokkeren ram ..Momenteel ..Ik heb de fifo coregen ..en testen door het schrijven en lezen ..

Maar mijn probleem ritus is nu het lezen van de fifo ..heel moeilijk ..niet lijken te detecteren GELDIG signaal in mijn state machine ..