C
chang830
Guest
Hoi,
Ik heb een vraag over de ESD-bescherming.We hebben afgeplakte uit een gemengd chip motten geleden en het silicium is teruggekeerd.Wij zijn het meten van het nu.De functie is goed, maar de ESD test mislukt.We zijn erg depressief over.We hebben 16 pins en vier pinnen niet passeren de 2000V-test in het menselijk lichaam modus.Pls.zie de bijgevoegde de ESD-strategie voor het ontwerp.
Uit het diagram kunnen we zien dat de ESD kwijting pad is de analoge VDDA / GNDA voor alle pinnen.We nemen de digitale VDDD en GNDD als een normale I / O-pin.Maar over de VDDD en GNDD stuiteren (we hebben het over de bounce zal oplopen tot 0.7V en schuld reactieprijs de ESD), hebben we alleen de helft diode klem op hen, respectievelijk.Dus, het is niet echt een I / O-pin.
De ESD-test bleek dat de vier pinnen mislukt.Drie digitale uitgang pin die de CMOS-uitgang en een analoge pin.Three digitale uitgang pin niet door de negatieve puls te GNDA staking.En bovendien, twee van hen niet door de positvie / negatieve puls naar IO.De analoge pin niet door de negatieve puls ot IO.We hebben geen idee wat happed op onze ESD strategie.Zou een ESD deskundigen kan mij helpen?
Thanks a lot!
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen
Ik heb een vraag over de ESD-bescherming.We hebben afgeplakte uit een gemengd chip motten geleden en het silicium is teruggekeerd.Wij zijn het meten van het nu.De functie is goed, maar de ESD test mislukt.We zijn erg depressief over.We hebben 16 pins en vier pinnen niet passeren de 2000V-test in het menselijk lichaam modus.Pls.zie de bijgevoegde de ESD-strategie voor het ontwerp.
Uit het diagram kunnen we zien dat de ESD kwijting pad is de analoge VDDA / GNDA voor alle pinnen.We nemen de digitale VDDD en GNDD als een normale I / O-pin.Maar over de VDDD en GNDD stuiteren (we hebben het over de bounce zal oplopen tot 0.7V en schuld reactieprijs de ESD), hebben we alleen de helft diode klem op hen, respectievelijk.Dus, het is niet echt een I / O-pin.
De ESD-test bleek dat de vier pinnen mislukt.Drie digitale uitgang pin die de CMOS-uitgang en een analoge pin.Three digitale uitgang pin niet door de negatieve puls te GNDA staking.En bovendien, twee van hen niet door de positvie / negatieve puls naar IO.De analoge pin niet door de negatieve puls ot IO.We hebben geen idee wat happed op onze ESD strategie.Zou een ESD deskundigen kan mij helpen?
Thanks a lot!
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen