Een vreemde nul komt op Nauwere molenaar compensatie LDO

C

ckseu

Guest
<img src="http://images.elektroda.net/85_1199669958_thumb.jpg" border="0" alt="A strange zero comes at Enhanced miller compensation LDO" title="Een vreemde nul komt op Nauwere molenaar compensatie LDO"/> <img src="http://images.elektroda.net/42_1199669716.jpg" border="0" alt="A strange zero comes at Enhanced miller compensation LDO" title="Een vreemde nul komt op Nauwere molenaar compensatie LDO"/>
Deze structuur is gebouwd volgens de Rincon-Mora Enhanced Miller Wijze van compensatie
In zijn papier kan de structuur trek twee polen zo ver mogelijk.Deze lus kan stabiel worden gecompenseerd, maar er is een nul =- 2.165e 02, die ik niet kan vinden waar het vandaan komt formulier.Het lijkt te laag.CC2 hebben geen effect bij deze nul.CC1 = 10pF.
Ik hoop dat ik hulp krijgen van de familie van EDAboard.Elk detail wat u wilt weten over het circuit please ask me.
Bedankt!
Er zijn twee documenten kunnen worden te helpen:
Actieve condensator multiplicator Miller-gecompenseerde circuits:
http://www.edaboard.com/viewtopic.php?p=309571 # 309571
Dual-loop feedback voor snelle lage dropout toezichthouders
[/ img] [/ b]
Sorry, maar je moet inloggen om deze gehechtheid

 
Hallo ckseu,

De nul veroorzaakt door CC1, denk ik, zou leiden tot RHP nul, omdat het voorziet in een pad naar de uitgang die tegenovergestelde is in fase met de winst weg door: M4, M9, en M0.De nul die je ziet eruit als een LHP nul die waarschijnlijk geeft u boost fase (fase en toegenomen marge).Wat denkt u over de nul gevormd als gevolg van de ESR van de dop bij de belasting?

-Transbrother

 
Hi transbrother:
Bedankt voor uw hulp!
Het is terecht dat de nul hebben relatie met de CC1, want zodra ik koppelt deze lus de phasemargin is echt beneden.
Maar omdat de CC1 is 10pF alleen, kan ik niet verklaren waarom de nul is bij lage frequentie.
M3 is diode aangesloten, zodat de uitgang van de weerstand is klein, het lijkt geen capabilty om de nul te informeren!
te ESR, zodra ik veranderde de waarde van Cload en Resr, de nul veranderen een beetje, maar nog steeds verblijven in het frequecy de buurt.
veel dank!

 
Kunt u ook uw bode plot?
Soms is het verwarrend om gewoon nummers zonder grafieken en zonder de kennis van wat de eenheid te krijgen frequentie is te zien.

Ik ben het eens dat het verwijderen van uw CC1 fase marge zal lager omdat je niet krijgen veel pole splitsing.Maar ik denk ook dat de nul gevormd vanwege CC1 niet, u geven zal een verhoging van de fase marge, omdat het eruit ziet als een rechterhand vlak nul.

1.Weet u zeker dat de spoel en dop waarden zo hoog zijn dat zij dont rol spelen in de lus analyse?
2.Wanneer u meten fase marge en de lus, ben ik juist in de veronderstelling dat u op zoek bent op de feedback punt.dwz de andere kant van inductor verbinding maken met de weerstand?
3.Heeft u geprobeerd het verwijderen van de ESR geheel, dus er is geen nul handelen vanuit de belasting?
4.Hoe zit het met RHP nul vanwege de CGD van de output-apparaat?Ik hoop dat deze vragen te helpen.

-TransB

 
Geachte transB:
Nogmaals bedankt voor uw hulp, bevestigde ik voor je Q1 en Q2
En ik kan niet vinden RHP van de p / z mapping Ik postte
voor Q3, heeft het effect hebben op het nulpunt, het shirt met de nul over slechts een decennium door het variëren van de resr van 10m ~ 1 ohm, dus ik denk dat het niet het domein factor om de nul te vormen.

Een andere slechte nieuws wil ik je vertellen, Het circuit zal oscilleren op de -40 'C ~ 0 "C te testen. Het kan worden opgetreden imagnary een paar palen na Eenheid Gain Bandwidth, en maak de fase al snel overlijden.
kan het niet een goede methode om een schadevergoeding LDO.

Met vriendelijke groet
ck_seu (at) yahoo.com.cnToegevoegd na 2 minuten:Geachte transB:
Nogmaals bedankt voor uw hulp, bevestigde ik voor je Q1 en Q2
En ik kan niet vinden RHP van de p / z mapping Ik postte
voor Q3, heeft het effect hebben op het nulpunt, het shirt met de nul over slechts een decennium door het variëren van de resr van 10m ~ 1 ohm, dus ik denk dat het niet het domein factor om de nul te vormen.

Een andere slechte nieuws wil ik je vertellen, Het circuit zal oscilleren op de -40 'C ~ 0 "C te testen. Het kan worden opgetreden imagnary een paar palen na Eenheid Gain Bandwidth, en maak de fase al snel overlijden.
kan het niet een goede methode om een schadevergoeding LDO.

Met vriendelijke groet
ck_seu (at) yahoo.com.cn

 
HI ckseu
Ik ooit heb hetzelfde probleem met jou.
en ik vond deze nul wordt gevormd door CGD van de pas-element (een groot pmost in mijn circuit). nul kan je ook gevormd worden door de pas this.Because element groot is, kan CGD niet worden verwaarloosd.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top