een vraag over bandgap circuit

[xz781122]

Ik wil een CMOS design bandgap circuit.So ik PMOS gebruiken om de diode vorm (de diode 3 in de figuur). Maar hoe kan ik dit simuleren diode? Kan ik enige bron knooppunt en bulk knooppunt naar een diode vorm ( net als in figuur) en zet deze diode in mijn schakeling rechtstreeks? Ik heb een simulatie van deze diode hspice.but ik gedaan kan niet de juiste VI curve.How moet ik doen om een diode met CMOS-proces vorm.
Sorry, maar je moet inloggen om deze gehechtheid

 

[aryajur]

Voor de uitvoering van de diode in de bandgap je een Lateral BJT die vormen in de CMOS-proces, zoals weergegeven in de figuur te gebruiken.In dit PNP BJT je collector wordt het substraat en dat is geaard als je de basis grond (N-goed) en gebruik vervolgens de bron / afvoer van de transistor kun je het gebruiken als een diode voor Bangap circuits.
Maar dit toont de lay-out beeld.Om het te gebruiken voor de simulatie moet je de laterale BJT modellen van de CMOS-technologie, waarmee u werkt te krijgen.Je moet in staat zijn om ze te krijgen van wie levert u de normale MOS-transistor modellen.
Gebruik dat BJT model dat ze geven en sluit de BJT als een diode, zoals hierboven beschreven (vliegverbod Base en Collector en het gebruik van Emitter als knooppunt diode p) en gebruik het in uw bandgap circuit.
Dat is hoe het moet worden gedaan.
Sorry, maar je moet inloggen om deze gehechtheid

 

[sunking]

waarom niet gebruiken Vertal pnp?Het is erg populair in het ontwerpen van cmos banggap.

 

[huojinsi]

Om aryajur
Waarom niet gebruiken parasitaire verticale PNP transistor als een diode in CMOS bandgap referentie circuit?

 

[Robert Qi]

In het algemeen zal gieterij bieden u met BJT GDS en specerijen model.U kunt direct gebruik van maken.Het is niet nodig om de BJT ontwerp zelf, of u kunt niet de specerij model parameters van uw BJT.

 

[aryajur]

Het spijt me voor de verkeerde formuleringen.Ik bedoelde de verticale BJT.

 

[vonleo]

indien laterale BJT beschikbaar is, denk ik dat het efficiënter is dan een verticale.

 

[rfsystem]

De laterale Poly-PNP (PPNP of LPPNP) BJT poly wordt genoemd omdat de basis breedte wordt bepaald door de poort poly kanaal lengte.Het is in feite een 5-terminal apparaat.

P: Gatepoly
B: Base NWELL
E: Inner P Regio
C: Outer P Ring

De huidige winst is w / o een N * begraven laag tussen 2-10.Dat is genoeg om de PPNP gebruiken als een versterker.De collector stroom wordt omgezet in weerstanden met ongeveer 10-20 geven als spanning krijgen.Dat vermindert de eis gecompenseerd door orden van grootte in termen van ruimte voor de fout versterker.Dat is een typisch PMOS.

Het probleem is dat gieterijen zelden model van dit apparaat.Er zijn enorme aantal hulpmiddelen die u kunt gebruiken om uw ontwerpen te verbeteren.Maar gieterijen zijn gate-processors.

 

[jcpu]

Geachte heer

Hoe zou u het gebruik van een PPNP apparaat?
Er bestaat niet zoiets in de meeste circuit simulatoren.

Praktisch, zouden we moeten strak de poly poort naar AVDD?
Voor modeling of simulatie doel.

 

[rfsystem]

Ik stel voor om een zender ratio te gebruiken als in een klassieke PTAT cel.Het aantal parallel geschakelde vervuilers zijn in serie met de huidige definitie PTAT weerstand.De collector huidige verschil wordt versterkt door twee poly weerstanden of NMOS in lineaire modus.De spanning verschil wordt verder versterkt door een PMOS podium met gevouwen cascode.De versterker stuurt vervolgens de bandgap voltage direct.De basis van de PPNP is aangesloten op VSS.Het vooroordeel spanningsval over de poly weerstand moet kleiner zijn dan 10-15 * VT.

Het model van de PPNP is een subcircuit met 2-3 PNPs en de PMOS.De poly is regelmatig aangesloten op de zender.Dat geeft een kanaal inversie en vermindering van de flikkering lawaai.