Een kwestie van Active Current Spiegel

[patriot]

Op pp.148-149 van de "Razavi's Ontwerp van analoge CMOS geïntegreerde schakelingen"
Ik ben in de war dat er een conflict met KCL op Vout node.Op een ander kant, zoals men zegt in dit deel, de stromingen van M3 en M4 verhogen, hoe kan ik het mogelijk zijn om de huidige bron Iss gelijk?
Sorry, maar je moet inloggen om deze gehechtheid

 

[naalald]

Hoi,
In grote signaal gedrag, de stromingen van M3 en M4 hebben de relatie:
IM3 iM4 = Iss
Maar in kleine signaal gedrag (de huidige bron Iss is open circuit), deze relatie is niet geldig.

 

[patriot]

Ik zie, maar de actieve huidige spiegel voert geen inversie, Als IM3 verhoging δI, zal IM4 ook δI verhogen, hoe kan het voldoen aan de KCL wet?Toegevoegd na 9 minuten:Zoals gezegd wordt in deze paragraaf, IM4 verhogen en IM2 afnemen, hoe dit uit te leggen tegen KCl?

 

[naalald]

Hoi,
Over M3 en M4 ik opnieuw benadrukken, je souldn't overwegen de grote signaal gedrag.
Over M2 en M4, van mening dat er een belasting op de uitgang worden (Alle argumenten over het circuit wordt gedaan gezien het feit dat er een belasting op het vermogen).

 

[Sadegh.j]

dat is een fantastische vraag.Mijn vriend, je probleem is dat je denkt van een "ideale" mos.er is niet zoiets daar.Vergeet niet, heeft elke transistor ro te wijten aan de lengte modulatie kanaal.De huidige op Vout zal stromen door deze twee weerstanden.Dus, is er eigenlijk geen probleem.

Sante

 

[analog_prodigy]

Dat is klein signaal huidige i believe

 

[jimmyshu]

He, patriot!
Het is ook verklaard kunnen worden vanuit het gezichtspunt van grote signaal punt.De poort spanning van M3 dwingt de huidige afvoer van M4 te verhogen, maar de huidige van M2 afneemt.Met andere woorden, M4 heeft te zinken identiek met de huidige lage M2 houden terwijl identiek hoog | vgs | met M3.Dus, | VDS | van M4 heeft te dalen door de lengte modulatie kanaal.Daarom Vout toeneemt.
Hoop dat dit kan u helpen!