Een fundamentele CMOS Vt vraag!

M

mike_bihan

Guest
Zij kunnen te eenvoudig, zelfs naïef.Echter, veel van mijn collega niet kan uitleggen voor mij.
Het verhaal is het als we u een NMOs op zodanige wijze:

Drain = 8V
Source = 1.8v
Gate = 1.8v
Bulk = 0V

Zal er lopende?

Volgens Vgs> Vt formule, we kregen antwoord "Nee".Simulatie van Hspice stemt in met dit idee.
Echter, in bijna alle boeken, de vorming van kanaal wordt besproken in de veronderstelling dat
de bron is aangesloten op de grond.Dan Vgs gelijk aan VGB eigenlijk.

Wanneer Vs niet gelijk aan Vbulk, is beschreven als lichaam effect.De complexe formule geeft geen
directe impact op de resultaten.

Als we analyseren het probleem op een andere manier: Het potentieel verschil tussen de poort en het substraat zal
leiden tot concentratie van de elektronendichtheid onder de gate-poly.Waarom de inversie laag verloop huidige?

Een van mijn mogelijke verklaring is dat de spanning op de bron-en afvoer knooppunt zijn zelfs hoger dan
gate-poly, dus het elektron zal veel meer concentreren op de verspreiding gebied, dus het kanaal wordt
zeer zwak.Met andere woorden, dat het elektron werden getrokken aan de hogere potentiële gebied: de afvoer en de bron.

Is dat correct?

Ik ben niet goed in Apparaatbeheer Natuurkunde wel, thanks!

 
Mijn verklaring is:

Aangezien dit een NMOs apparaat, het merendeel is p-type, terwijl source / drain worden n-type.Als Vs / Vd hoger zijn dan Vb, het apparaat is meer diep in uitputting.Dus het kanaal is moeilijker te vormen.

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />Commentaar?

 
Mijn verklaring is:

Aangezien dit een NMOs apparaat, het merendeel is p-type, terwijl source / drain worden n-type.Als Vs / Vd hoger zijn dan Vb, het apparaat is meer diep in uitputting.Dus het kanaal is moeilijker te vormen.

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />Commentaar?

 
wanneer u simuleren met hspice, het model dat u gebruikt is ook belangrijk.met andere woorden, lichamelijke kracht maakt de MOSFET moeilijker te schakelen.

 
ja.Ik ben het ermee eens dat lichaam kracht om de MOSFET moeilijker te schakelen.
Bent u het eens met mijn uitleg over de redenen waarom "body effect de MOSFET moeilijker te schakelen?

 
tlihu schreef:

Mijn verklaring is:Aangezien dit een NMOs apparaat, het merendeel is p-type, terwijl source / drain worden n-type.
Als Vs / Vd hoger zijn dan Vb, het apparaat is meer diep in uitputting.
Dus het kanaal is moeilijker te vormen.
<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />

Commentaar?
 
Ik vind uw uitleg correct is.Mijn verklaring is dat het omgekeerde bias op de bron-tot-substraat splitsing vermindert het bedrag van de heffing in het kanaal voor een bepaalde gate-to-source bias.Als alternatief is vermeld,
heeft deze verhoging de gate spanning nodig om een bepaald aantal mobiele providers in het kanaal, dat ook is, het verhogen van de drempel spanning.zo is het moeilijker om op de MOSFET wanneer rekening wordt gehouden met lichamelijke kracht.By the way, in geïntegreerde circuits, we moeten overwegen de MOSFET als vijf terminal device: afvoer, bron, poort,
de ondergrond, en de bulk.

 
Ja, in feite het grootste deel en substraat zijn hetzelfde als de transistor niet in haar eigen goed - zoals PBO's.Dan is het goed waarop de PBO's is gemaakt is de bulk-en het substraat is de ondergrond van de chip.
Wat de oorspronkelijke functie - het was min of meer al uitgelegd.Met deze verbinding van de klemmen van de transistor, het moet geen stroom.Bron-bulk-en afvoer-bulk zijn pn kruispunten, bulk wordt de p-type.De voltages zien dat deze kruispunten worden teruggedraaid vertekend beeld geven.De spanning tussen gate en bulk is hoog - genoeg om uitputting van het gebied onder de poort, en waarschijnlijk ook invertsuiker het.Maar het doel van het kanaal is het aansluiten van de bron-en afvoer regio's en in middelen voor de huidige stromen.Dat betekent dat de mogelijkheden van het gebied recht aan de bron kant en ook bij de afvoer zijde moet hoog genoeg zijn om de bron-bulk-en afvoer-bulk spanning verschil is zodanig dat deze pn junctions zijn vooruit vertekend.Deze zullen in staat elektronen te verplaatsen van de bron tot de afvoer via het kanaal.Als er een verschil is tussen het potentieel van de bron en bulk, dan is dit pn junction is meer in de omgekeerde bevooroordeelde voorwaarde en dat
is de reden waarom een grotere poort spanning is nodig om zelfs maar vooruit bias de bron kanaal (of bron-bulk voor dat stof) knooppunt - dus hogere drempel spanning.Eigenlijk
is dat wat er gebeurt wanneer de transistor fundamenteel treedt in verzadiging - de afvoer spanning wordt hoog genoeg zodat de spanning tussen de gate en de drain wordt Vt of kleiner en de zender kan niet meer worden ondersteund, zodat het wringt-off.

 
substraat en bulk verschillend zijn, kunt u deze in een boek over een typisch NMOs of CMOS proces.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top