een abnormale verschijnselen bij het testen op FPGA?

[quan228228]

Hoi, Ik ontwerp een audio decimerend filter. i eindigen de codering en testen op FPGA bord. Er zijn twee fenomenen. 1. i het genereren van de bit bestand met behulp van ISE zonder toevoeging van CDC-bestand. Met behulp van deze bit bestand, kan het geluid werken, maar er is wat lawaai in de stem. 2. i het genereren van de bit bestand met behulp van ISE toevoegen van een cdc-bestand. Met behulp van deze bit bestand, kan het geluid erg goed. De stem is heel erg duidelijk zonder ruis. Voor deze twee bits bestanden, de rtl code is hetzelfde. Dus vanaf de verschijnselen, kan ik afleiden dat er moet een timing fout in het ontwerp. Is er nu gelijk? Pls help me en me wat adviezen geven. Bedankt! David [size = 2] [color = # 999999] Toegevoegd na 1 minuten: [/color] [/size] wat dacht je van het resultaat als de chip tik uit? David

 

[calm]

je kunt niet guarutee de prestaties van de chip voordat u klaar bent de folw van IC-ontwerp, maar niet FPGA ontwerp.

 

[quan228228]

Eventuele opmerkingen welkom. Tks. David