S
Score
Guest
Een van onze klanten, een door de VS gevestigde onderneming, heeft de volgende eis voor hun Bangalore operaties
esign Methodology Engineer
1.Ervaring in het RTL-synthese en simulatie met behulp van VHDL en Verilog, geheugen interface en geheugen architectuur.
2.System Design gebruik van FPGA-apparaten van Xilinx en / of @ ltera
3.Systeem modelleren met behulp van ervaring op hoog niveau talen zoals C, C , of SystemC.
4.Vertrouwdheid met multimedia of draadloos domein
5.Goede communicatieve vaardigheden
6.BSEE vereist.Een Masters zou voordeligste
7.Ervaring van 3-6 jaar
Kandidaten die aan deze eisen kunnen sturen in hun meest recente cv naar HR (at) polycorps.com, waarin PCS/PS247/EMJ in de onderwerpregel.
esign Methodology Engineer1.Ervaring in het RTL-synthese en simulatie met behulp van VHDL en Verilog, geheugen interface en geheugen architectuur.
2.System Design gebruik van FPGA-apparaten van Xilinx en / of @ ltera
3.Systeem modelleren met behulp van ervaring op hoog niveau talen zoals C, C , of SystemC.
4.Vertrouwdheid met multimedia of draadloos domein
5.Goede communicatieve vaardigheden
6.BSEE vereist.Een Masters zou voordeligste
7.Ervaring van 3-6 jaar
Kandidaten die aan deze eisen kunnen sturen in hun meest recente cv naar HR (at) polycorps.com, waarin PCS/PS247/EMJ in de onderwerpregel.