dsp perifere voor hogere sampling frequentie

L

lincolndsp

Guest
Ik wil u een vraag stellen over een aantal dsp mogelijkheden. In het boek "DSP en toepassingen met de C6713 C6416 DSK" zegt de auteur dat de bemonstering frequenties ondersteund door de AIC23 codec zijn 8, 16, 24, 32, 44,1, 48 en 96 kHz (met behulp van DSK6713_AIC23_FREQ_fsKHZ). Maar mijn GSM modulator design met 271 kb / s tarief met het gebruik van een intermediaire draaggolffrequentie die alle het gebruik van de bemonsteringsfrequentie van ongeveer 3 MHz of zelfs meer nodig is. Maar hoe kan het worden gerealiseerd om het uitgangssignaal met een dergelijk sampling rate te krijgen. Misschien is er een andere manier om de sampling frequentie in te stellen? Misschien moet ik een soort van een randapparaat om zo'n sample frequentie te krijgen. Gelieve wat kan ik doen?
 
deze codecs kunnen niet ptoduce deze frequenties. dus je moet een aparte A / D converter, ingevoegd externe bus van de DSP's (i / o-bus, geheugen bus). Fabrikanten maken ADC's tot 200MHz ... 1GHz, denk ik.
 
Hoe kan ik de sample frequentie nadat ik toe te voegen aan een externe a / dd / a converters. Ik bedoel de routine in de CCS.
 
meestal, whe gebruik maken van een timer interrupt, met de sampling frequentie. in de timer ISR maken we een lezing van de ADC, en naast een monsteren commando, om de conversie voor de volgende timer IT te starten. Sommige ADC's hebben 2 adressen: een voor data lezen, en een voor de sample commando.
 
Kunt u uploadt me wat praktische materialen en literatuur over het punt
 
gebruikten we aan de universiteit, een dspcard, wat zij (een leraar) ontworpen, en zei ons, dat methode. Ik weet niet over een materiaal in dat soort dingen. Ik keek voor soortgelijke dingen, maar overal zijn gewoon teorethical papieren en boeken. Hier is een montage-project voor die kaart. een littlebit Bugy, en je kunt niet zonder deze kaart. Ik heb geen schema's over de kaart. Het is een PC oscilloscoop. in de szkop.asm, vindt u een aantal dingen. In de kaart is een TMS320VC5402-100 DSP, en een ADC, tot 1,5 MHz. Ik weet niet het type dat, en meer over die kaart. Ik denk dat het heel eenvoudig. gewoon gebruik maken van een 3state buschauffeur, een adres decoder (FPGA, CPLD), en sluit de ADC gegevens van lijnen, met de buschauffeur om externe bus van de DSP's als. en het adres decoder zal de controle van de bus-drv, en van de ADC's sampling pin, in een andere adressen het geval. deze twee adressen ding wat ik schreef-is niet in het ADC, maar in de kaart [size = 2] [color = # 999999] Toegevoegd na 1 minuut: [/color] [/size] Ik heb geprobeerd te uploaden / bevestigen een zip bestand, maar ik doe het niet zien.
 
Hoi, is het laatste bericht gerelateerd dit onderwerp gezien op 24 okt 2005. Nu heb ik hetzelfde probleem. Wilt u iets voor mij)) zeggen): Met vriendelijke groet.
 

Welcome to EDABoard.com

Sponsor

Back
Top