E
eda_wiz
Guest
Hallo Vrienden,
Ik ben betrokken bij het ontwerp van UltraWideBand (UWB) baseband processor voor MB-OFDM ..Momenteel doet de uitvoering van FFT / IFFT blok ....
procedure met Radix2 enkele dealy feedback architectuur voor FFT blok ..De gegevens die via de eisen zijn zeer hoog ..dat ik niet zo zeker of deze architectuur zal volstaan ....ook ik moet een verylow macht uitvoering met weinig ruimte ...
Heeft iemand suggesties wat betreft de architectuur ...
Hoe moet ik de uitvoering van het vermenigvuldigen en toevoegingen ...
Ik ben momenteel met behulp van de *, exploitanten in verilog ....Ik denk dat dit zal stijgen de gate grootte ..eventuele suggesties voor kraam multiplicatoren ..snel toevoegingen ..groeten
whizzzkid
Ik ben betrokken bij het ontwerp van UltraWideBand (UWB) baseband processor voor MB-OFDM ..Momenteel doet de uitvoering van FFT / IFFT blok ....
procedure met Radix2 enkele dealy feedback architectuur voor FFT blok ..De gegevens die via de eisen zijn zeer hoog ..dat ik niet zo zeker of deze architectuur zal volstaan ....ook ik moet een verylow macht uitvoering met weinig ruimte ...
Heeft iemand suggesties wat betreft de architectuur ...
Hoe moet ik de uitvoering van het vermenigvuldigen en toevoegingen ...
Ik ben momenteel met behulp van de *, exploitanten in verilog ....Ik denk dat dit zal stijgen de gate grootte ..eventuele suggesties voor kraam multiplicatoren ..snel toevoegingen ..groeten
whizzzkid