Drempel Spanningsvariaties

[shiva_vlsi]

Hoi
Kan iemand verduidelijken mijn twijfels .....

1) Is het mogelijk om andere drempel spanning MOS transistoren gebruiken in een ontwerp, dan bedoel ik bijvoorbeeld overwegen een CMOS volledige opteller kan ik PMOS transistoren gebruiken met verschillende Vthp dwz Vthp1 =- 0.65V, Vthp2 =- 0.5V NMOS transistoren met verschillende Vthn dwz Vthn1 =- 0.45V, Vthn2 =- 0.45V.
Is het aanvaardbaar of is er een regel dat alle PMOS apparaten in het ontwerp shud hebben dezelfde Vhp NMOS en alle apparaten in het ontwerp shud hebben dezelfde VHN.2) In het algemeen in de ontwerpen het kritieke pad transistors hebben de grote afmetingen en de lage Vth om het kritieke pad vertraging te minimaliseren.
Dan Hoe verander de vijfde van deze kritieke pad transistors.Can wij dit handmatig in het SPICE parameters.
Hoe ontwerp variabele drempel (met dynamische lichaam bias generatie) circuit.Bedankt

 

[eternal_nan]

Recente processen bieden een keuze uit 2 of 3 drempel spanningen voor het proces.Deze zijn vastgesteld op bepaalde waarden.Je kunt zeker niet handmatig te wijzigen drempel spanning parameters in Spice-modellen.

 

[madhavisai]

kiezen globale optimalisatie tool zoals RTL compiler dan is het lage vt cel zal plaatsvinden in kritieke paden en hoge vt cellen in niet-kritieke paden voor het verkrijgen van macht en gebied van optimalisatie