Double synchronisatie

als je master / slave-register te gebruiken, is er in feite twee fasen vergrendeling, als we voorzichtig aanpassen van de spanning van het midden de twee fasen, zodat de meta-stal van de eerste fase is niet het zelfde met de tweede.kunnen we slechts een registreren?

 
wanneer een asynchrone signaal input voor een synchrone systeem,

dit signaal moet klok worden in twee DFF cascade op te heffen

mogelijk metastabiliteit.deze procedure wordt genoemd dubbele synchronisatie.au_sun wrote:

WAT VERSTAAN BYE DOUBLE synchronisatie?
 

Welcome to EDABoard.com

Sponsor

Back
Top