Dont begrijp de zin van deze LOOP (VHDL)

[BlackOps]

Ik ben het bestuderen van de VHDL-code wordt gegenereerd door de Perifere Wizard in EDK 9.1

er zo'n stukje code:
Code:voor byte_index in 4 tot 14 lus

if (mst_byte_we (byte_index) = '1 ') then

mst_reg (byte_index) <= Bus2IP_Data (

(byte_index-(byte_index / (C_DWIDTH / 8)) * (C_DWIDTH / 8)) * 8 tot

(byte_index-(byte_index / (C_DWIDTH / 8)) * (C_DWIDTH / 8)) * 8 7);

end if;

end loop;

 

[news]

Jak wiadomo, popularność systemu operacyjnego Windows w środowisku mobilnym nie jest wysoka. W celu poprawy sytuacji w Redmont postanowiono zaoferować właścicielom smartfonów pracujących pod kontrolą OS Android, możliwość instalacji Windows 10. Będzie to wyglądać podobnie jak w przypadku zastępowania zainstalowanej na urządzeniu mobilnym wersji And...

Read more...

 

[teddyzhai]

Ik denk dat deze "gebruiker logica" bestand is gewoon een generiek sjabloon gegenereerd door EDK.Het is geparametriseerd.