Divider frequentie beperkingen

[RFCMOS]

Ik heb gehoord dat het vrij moeilijk is om een heffing pomp PLL design op 2GHZ met VCO werken bij 10GHz in BiCMOS proces vanwege divider beperkingen op deze frequenties.Kan iemand uitleggen wat zijn de fysieke beperkingen?
Bedankt.

RFCMOS

 

[alanphydenics]

In RF frequentie devider, typisch BiCMOS, die 120G FT, de statische devider kan worden kan bereiken 10 ~ 30GHz, maar zoals we bekend is, PLL behoeften prescaler niet statisch frequentie devider, die kan uitvoeren dubbele Modula deviding, kan uitvoeren kanaal selectie.Dit prescaler moet meer blokken en heeft een frequentie beperking.Ook de hoge de frequentie, hoe meer de macht.De handel uit de macht, moeten we vertragen de frequentie.Er zijn enkele faseschakelaar structuur prescaler die kan bereikt meer hogere frequentie.Bedankt.

 

[kjjian]

Ik denk dat sommige als "injecteren vergrendeld divider" kan werken op 10GHz of ultra.