digitale PLL frequentie van het gebruik van FPGA

[jadedfox]

In een ontwerp van digitale PLL gebruik van FPGA, wat is de frequentie bereikt om te werken?

 

[FVM]

Wat voor soort PLL bent u van plan?De meeste FPGA's hebben specifieke PLLs voor klokpulsen synthese.Dit zijn analoge PLLs genereert een pure, lage jitter klok, tot 0,5 of 1 GHz gewoonlijk.Een ADPLL (alle digitale PLL) is een discrete-time klok bemonsterd door de systeemklok, voornamelijk beperkt door de logica en registreert de snelheid en de aanvaardbare jitter voor de gegenereerde klok.Sample frequenties tot 100 MHz meerdere zijn mogelijk met de
hedendaagse FPGA.

 

[jadedfox]

Ik probeer te implementeren in een FPGA ADPLL ..
wat sluis bereik kan worden bereikt door FPGA uitvoering