differentiële CMOS-logica

[khouly]

Ik wil het ontwerp van een differentiële CMOS logische schakelingen gebruiken in HIG speeed frequentie doseertoestel ongeveer 4 tot 5 GHz
is er geen een kan helpen en delen van kennis

 

[goodboy_pl]

U kunt het ontwerp zodanig deviders door CML (Current Mode Logic) die verbruikt veel macht op zulke hoge frequency.I denk dat u kunt ontwerpen divier efficiënt ALLEEN in 0.13um CMOS-proces.
IF U kunt een kloof van twee eerste het werk zal worden vergemakkelijkt door 2,5 GHz.
een soort van laag stroomverbruik hoge kwaliteit doseertoestel genaamd "injectie Vergrendelde" kan worden used.this methode werkt in 0.25um proces zeer goed!
zie ook:
http://www-smirc.stanford.edu/ ~ betasoft/pdf/tamu01s-raf.pdf
http://www-smirc.stanford.edu/ ~ hamid/papers/vlsi98s-Hamid.pdfBEST!

 

[khouly]

ja ik weet CML, en ik wil het in het ontwerp proces ,35 micron
maar donot vinden goede bron over het

over de kracht onderwerp dat ik denk dat als het voltage swing van de logica is klein en het stroomverbruik laag

bedankt

 

[zyphor]

Ik denk dat het heel moeilijk is voor u te ontwerpen die een hoge frequentie serdes
met behulp van ,35-technologie.

 

[casual3_2002]

zyphor schreef:

Ik denk dat het heel moeilijk is voor u te ontwerpen die een hoge frequentie serdes

met behulp van ,35-technologie.

 

[Cretu]

khouly schreef:

ja ik weet CML, en ik wil het in het ontwerp proces ,35 micron

maar donot vinden goede bron over hetover de kracht onderwerp dat ik denk dat als het voltage swing van de logica is klein en het stroomverbruik laagbedankt