die kan geven wat uitleg voor de vertraging Lock Loop

A

AndyJing

Guest
DLL Vertraging Lock Loop
DDLL Digital Delay Lock Loop
PLL Phase Lock Loop
Digitale DPLL Phase Lock LoopWaarom DLL andere dan PLL in sommige ontwerp?

Ik weet alleen DLL lage jitter, maar kan niet vermenigvuldigen frenquency.

 
DLL gebruiken vertraging lijnen te compenseren latency klok.

vertraging van de vertraging lijn kan spanning worden gecontroleerd.

omdat voor een klok die is vertraagd door een klokcyclus

is hetzelfde als de oorspronkelijke klok.

met vriendelijke groet
AndyJing wrote:

DLL Vertraging Lock Loop

DDLL Digital Delay Lock Loop

PLL Phase Lock Loop

Digitale DPLL Phase Lock LoopWaarom DLL andere dan PLL in sommige ontwerp?Ik weet alleen DLL lage jitter, maar kan niet vermenigvuldigen frenquency.
 
Hi AndyZing ...
Raadpleeg de volgende site.Al uw twijfels zal duidelijk zijn.
http://www.xilinx.com/products/virtex/techtopic/vtt003.pdf

Groeten

 
Hoog AndyJing

DLL of Vertraging tracking Lock Loop is een eenheid in CDMA-ontvanger gebruikt voor het genereren van de PN-code met dezelfde fase van de toegezonden een.Elke fase verschuiving tussen de modilating PN-code en de Demoduleren PN code leidt tot een lage signaal aan Nosie ratio.

PLL is precies zoals DLL maar gebruikt in analoge systemen aan de Carier in de ontvanger te genereren heeft dezelfde fase op modilating vervoerder

 
Hai,

Ik weet het DLL-bestand (vertraging locked loop), maar ik ben niet in staat om een document dat volledige informatie over het DLL-circuit, ook die kunnen worden toegepast volledig met behulp van de VHDL of Verilog HDL simulatie-instrumenten als het een deel van de schakelingen in bevat geeft vinden als analoge schakelingen.

Ik ben verbonden een DLL papier die nuttig kunnen zijn tot op zekere hoogte
Sorry, maar je moet inloggen om deze gehechtheid

 
http://www.edaboard.com/viewtopic.php?p=495503 # 495503vindt u ze in de bijlage

AndyJing wrote:

DLL Vertraging Lock Loop

DDLL Digital Delay Lock Loop

PLL Phase Lock Loop

Digitale DPLL Phase Lock LoopWaarom DLL andere dan PLL in sommige ontwerp?Ik weet alleen DLL lage jitter, maar kan niet vermenigvuldigen frenquency.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top