Design Virtex II Pro

[voho]

Hi All,<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Verrast" border="0" />Ik wil bufferen en distributie klok signalen in een Virtex II Pro.
Ik ben van plan voor aansluiting van de klok-ingang aan de BREFCLK.

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Vraag" border="0" />Sommige ideeën, en u kunt elk je hebt.

groeten

 

[yerics]

Ik denk dat het goed is,
voeg een IBUFGDS en BUFG na IOB
Ik ben alleen met behulp van op deze manier

 

[voho]

Hi yerics,

<img src="http://www.edaboard.com/images/smiles/icon_surprised.gif" alt="Verrast" border="0" />

Een commentaar voor je ontwerp Xilinx heeft gecontroleerd RocketIO operatie met een verwijzing klok (REFCLK) frequentie van 125 MHz (2,5 Gbps serieel) en 156,25 MHz (3,125 Gbps serieel) met behulp van de volgende oscillatoren:

<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="Idee" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_arrow.gif" alt="Arrow" border="0" />

Epson EG-2121CA:
http://www.eea.epson.com/go/products/displayItem?itemId=EG2121&categoryId=EEA.QD.Crystal_Oscillators.2_5VOscillators<img src="http://www.edaboard.com/images/smiles/icon_arrow.gif" alt="Arrow" border="0" />

Pletronics LV1145B:
http://www.pletronics.com/LV1100B.htm

Groeten

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[voho]

Hoi,

te minimaliseren jitter, REFCLK moet worden gerouteerd via een IBUFG alleen.

groeten

 

[yerics]

Ik gebruik differiential klok signaal aan de ingang FPGA
dus ik gebruik IBUGDS te distribueren klok te ROCKETI / O
en gebruik een BUFG klok te distribueren naar andere logica deel.
Ik denk Xilinx geeft slechts verwijzing oscillatoren
niet moet gebruiken

 

[speedoak]

Hoi, jongens:
Bent u van plan te gebruiken V2pro PowerPC405 kern?? Ik wil het gebruiken om te werken als een signaleringssysteem voor packet-verwerking, niet DataPath pakket, maar ik voel me nerveus om het te gebruiken.een succesvolle uitvoering van het?

 

[yerics]

I AM EVALUATIE PowerPC 405 CORE IN Xilinx VERTEXII PRO.
WE HAVE A PLAN TO MOVE onze oorspronkelijke PENSION PROCES IN IT.