Design kwesties in 1.5b plpelin A / D converter

T

Tahar

Guest
Hi Guys,Mijn vragen zijn over het ontwerp van een fase van (1.5b/stage plpeline A / D converter)

Hier zijn de specificaties:
UMC

a / Technologie 0.18 um CMOS
UMCb / Voedingsspanning 1,8 Vc / 1,5 bit fase

d / maximum sampling rate 20 MS / s

e / Differential Input range 1Vppd [/ u]

Deze fase is tradionnaly uitgevoerd volgens de bijgevoegde foto.

Je ziet dat de belangrijkste bouwsteen van dit ontwerp zijn sub-ADC, sub-DAC, winst en monster houden circuit.

for the particular requirement of this project (b/) and (d/),

Kunt u me wat voorstellen sub-sub-ADC en DAC, winst en steekproef te houden, de structuur
voor de specifieke eisen van dit project (b /) en (d /),

Dank u vooraf

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />Sorry, maar je moet inloggen om deze gehechtheid

 
waarom niet verwijzen naar de werkstuk of scriptie?
de resolutie die u nog niet genoemd is een belangrijke overweging te kiezen pipelining architectuur.

 
Nou als er een scriptie of een paper voor de specifieke specificatie, geen pb.

Nu met betrekking tot de resolutie, is de verwachting 4 etappes die moeten bereiken een 10 bit resolutie.

Echter, als slechts een fase nodig is en we weten dat we moeten 1,5 bit / stage....what zou de kwestie van praten in termen van algemene resolutie?(Ik ben een beginner op dit gebied, worden dont verbazen als u beginner fouten te zien)
Laatst bewerkt door Tahar op 03 mei 2005 16:58, edited in totaal 1 keer

 
Controleer enkele afstudeerscripties van Berkeley en vindt u een aantal een heel nuttig.

 
Hoi.
Er zijn nog een zeer nuttig proefschrift naast Berkeley.vinden HUT (Helsinky University of Technology) website.daar vindt u interessante informatie over pijpleiding ADC ontwerp vooral in Waltari proefschrift.

Groeten,
EZT

 
Hoi,
EZT je hebt gelijk.
Je zal in staat zijn om de ADC proefschrift te vinden op deze URL: http://lib.tkk.fi/Diss/2002/isbn9512259087/
en andere.

 
Sub ADC: 3b Flash ADC
Sub DAC Gain: Switched Cap versterker Adder Subtartctor
AMPLIFER voor SH Gain: Cascode versterker met of woithout 2e fase (afhankelijk van de winst ur req)
Comparator voor flash: Preamp gevolgd door vergrendeling

vraag me wanneer u hav enige twijfel ..Toegevoegd na 2 minuten:yibinhsieh wrote:

hier is een proefschrift voor pipieline ADC.Hoop dat dit zal helpen.Yibin.
 
U kan gaan voor de umaine universiteit en vind de thesis van socklingum
umaine.edu / VLSI

 
Er zijn vele artikelen over dit soort ontwerpen.Om te beginnen lees alle het midden van de jaren 1990 berkeley proefschrift over pijpleiding ADC, op de website van Paul Gray's.Dan zoeken naar alle papieren op laag vermogen lage spanning ontwerp.
Belangrijk om te denken over resolutie per fase, condensator schaling en of je wilt of niet SHA voor laag vermogen ontwerp voordat u begint met laag niveau ontwerp

 
Ik denk dat het belangrijkste punt is de OPA, en je moet weten de spec.ervan, zoals DC winnen, GB, enz.

 
hoi
gehechtheid bestand is "het testen piplne analoog naar digitaal converter"
Sorry, maar je moet inloggen om deze gehechtheid

 
hoeveel fase bent u gebruikt?en hoe over uw signaal frequentie en bemonstering
kloksnelheid?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top