De jitter wordt ADPLL gerelateerd aan de frequentie van de PLL?

[bracketx]

Indien de controle ADPLL is volgens het tegenstroomprincipe, laagfrequente betekent een slechte jitter. Is dat waar?

 

[rfsystem]

Bedoelde u lage vergelijking frequentie? Als de frequentie controle digitale er geen verschil in de tijd discrete waarde continiuous controle. De problemen zijn in het detail: 1. Digitale regeling met een hoge resolutie is vaak niet-monotone of moet gebruik van meerdere segmenten. 2. Faseresolutie vereist tellen bij zeer hoge frequenties. In een analoge PLL krijg je een aantal ps resolutie (geluidsgrenswaarden) Probeer het geluidsniveau van uw complete digitale ADPLL berekenen. Dan weet je hoeveel bits je daar nodig hebt.

 

[bracketx]

wat is het meerdere segmenten? Bedoel je dat ADPLL niet geschikt is voor lage tijd jitter PLL ontwerp?